L143 ANSWER 13 OF 26 CAPLUS COPYRIGHT ACS on STN

AN 2001:847814 CAPLUS

DN 135:379674

TI Semiconductor device.

IN Maeda, Yukihiko; Kobayashi, Naoki

PA Nippon Telegraph and Telephone Corp., Japan

SO Jpn. Kokai Tokkyo Koho, 7 pp.

CODEN: JKXXAF

DT Patent

LA Japanese

FAN.CNT 1

RN

CN

	PATENT NO.	KIND	DATE	APPLICATION		DATE			
ΡI	JP 2001326232	A2	20011122	JP 2000-139	760	20000512			
PRAI	JP 2000-139760		20000512			•			
AB	A semiconductor device having high-temp. and high-withstand-								
	voltage operation properties comprises a semiconductor								
substrate having a nitride semiconductor									
	buffer layer and an AlxGal-xN channel layer (0								
	< x < 1) on the bu	ffer lay	er. Specif	ically,					
	the substrate may	comprise	a SiC, sap	phire, or GaN	substrate.	Addnl:,	the		
	device may have a GaN layer between the buffer and								
	channel layers. T	he devic	e is useful	as a FET.					
IT	25617-97-4, Galliu	m nitrid	le (GaN) 106	097-44-3, Alu	minum				
	gallium nitride ((Al,Ga)N) 120994-23-2, Gallium indium nitride								
	RL: DEV (Device co								
	(AlxGal-xN chan				e)				
	(MINGAI-XIA CHAIL	wer raye	at or semico	madeter devic	~,				

RN 106097-44-3 CAPLUS

25617-97-4 CAPLUS

CN Aluminum gallium nitride ((Al,Ga)N) (9CI) (CA INDEX NAME)

Gallium nitride (GaN) (6CI, 8CI, 9CI) (CA INDEX NAME)

Component	ı	Ratio		Component				
•	1		1	Registry Number				
N	1	1	1	17778-88-0				
Ga	1	0 - 1	1	7440-55-3				
Al	1	0 - 1	1	7429-90-5				

RN 120994-23-2 CAPLUS

CN Gallium indium nitride ((Ga, In)N) (9CI) (CA INDEX NAME)

Component	1	Ratio	1	Component				
	1		1	Registry Number				
======+================================								
N	1	1	. 1	17778-88-0				
In	1	0 - 1	- 1	7440-74-6				
Ga	1	0 - 1	1	7440-55-3				

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-326232 (P2001 - 326232A)

(43)公開日 平成13年11月22日(2001.11.22)

(51) IntCL'

設別紀号

ΡI H01L 29/80

テーマコート*(参考) B 5F102

H01L 21/338

29/812

審査請求 未請求 請求項の数7 OL (全 7 頁)

(21)出顧番号

(22) 出頭日

特麗2000-139760(P2000-139760)

平成12年5月12日(2000.5.12)

(71)出題人 000004228

日本電信電話株式会社

東京都千代田区大手町二丁目3番1号

(72)発明者 前田 就彦

東京都千代田区大手町二丁目3番1号 日

本电信电影株式会社内

(72)発明者 小林 直樹

東京都千代田区大手町二丁目3番1号 日

本電信電話株式会社内

(74)代理人 100064621

弁理士 山川 政樹

Fターム(参考) 5F102 FA00 FA04 CB01 CC01 CD01

GJ02 GJ10 GX04 GX08 GL04


GM04 GQ01

(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】 従来のGaN系デバイスよりも高温動作特性 ・高耐圧動作特性を向上させる。

【解決手段】 半導体基板と、この半導体基板上に形成 された窒化物半導体のバッファ層と、このバッファ層よ りも上層に形成された窒化物半導体のチャネル層とを備 える。前記チャネル層は、AlaGai-aN層(O<X< 1)によって形成されている。



 $0 < X 0 \le 1$. 0 < X 1 < 1

1

【特許請求の範囲】

【請求項1】 半導体基板と、この半導体基板上に形成された窒化物半導体のバッファ層と、このバッファ層よりも上層に形成された窒化物半導体のチャネル層とを備え、

前記チャネル層は、AliGai-IN (O<X<1) によって形成されていることを特徴とする半導体装置。

【請求項2】 請求項1に記載の半導体装置において、 前記チャネル層上に形成されたソース電極、ゲート電極 およびドレイン電極を備え、電界効果トランジスタを構 10 成していることを特徴とする半導体装置。

【請求項3】 請求項1に記載の半導体装置において、 前記チャネル層上に形成された窒化物半導体の障壁層 と、

この障壁層上に形成されたソース電極、ゲート電極およ びドレイン電極とを備え、ヘテロ構造電界効果トランジ スタを構成していることを特徴とする半導体装置。

【請求項4】 請求項2または請求項3に記載の半導体 装置において、

前記バッファ層と前記チャネル層との間に形成されたG 20 a N層を備えたことを特徴とする半導体装置。

【請求項5】 半導体基板と、この半導体基板上に形成された窒化物半導体のバッファ層と、このバッファ層よりも上層に形成された窒化物半導体のチャネル層と、このチャネル層直下に形成されたAlx1Ga1-x1N(0< X1<1)の第1の降壁層と、前記チャネル層直上に形成されたAlx2Ga1-x2N(0< X2<1)の第2の降壁層と、この第2の降壁層上に形成されたソース電極、ゲート電極およびドレイン電極とを備え、

前記第1の障壁層のAI組成X1には、この第1の障壁 30 層直下の層構造とAI組成不連続を起こさないように、 深さ方向に減少する傾斜が施されていることを特徴とす る半導体装置。

【請求項6】 請求項5において、

前記チャネル層は、GaN、InrGa1-1N(O<Y≦ 1)、またはAlzGa1-zN(O<Z≦1, Z<X1, Z<X2)の何れかで形成されていることを特徴とする 半導体装置。

【請求項7】 請求項1または請求項5において、 このような構成により本発明は、従来のGaNよりも 前記半導体基板は、SiC基板、サファイア基板または 40 ンドギャップの広いAlェGaュ-ェNを用いることによ GaN基板であることを特徴とする半導体装置。 り、チャネル層における結晶結合力が大きくなり、高

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置に関し、特に窒化物半導体を用いた半導体装置に関するものである。

[0002]

【従来の技術】従来、窒化物半導体を用いた電界効果トランジスタ(Field Effect Transistor:FET)またはヘテロ構造電界効果トランジスタ(Heterostructure Fiel

d Effect Transistor:HPET) においては、電子が走行するチャネル層にGaNやIntGa1-tN (0<X<1)が用いられている (特願平10-56529号、特願平10-69176号参照)。これらの材料を用いたデバイス (GaN系デバイス) は、従来のGaAs系のFETまたはHFETよりも高温・高耐圧動作が可能であることが上記特許出願の明細書に開示されている。 (00031

【発明が解決しようとする課題】しかしながら、さらに 高温・高耐圧動作を向上させるためには、半導体材料の 結晶結合力が大きくなるようにチャネル材料を改良する 必要がある。また、窒化物半導体を用いたヘテロ構造電 界効果トランジスタ (HFET) においては、ヘテロ界 面に特有の正または負の分極電荷が発生する。HFET がチャネル電子の形成されるヘテロ界面以外にもヘテロ 界面を有し、このヘテロ界面が正の分極電荷を誘起する 場合には、このヘテロ界面に電子が引きつけられ、チャ ネル電子層以外にも電子層が形成される。このような非 チャネル電子の存在は、HFETの低周波動作に影響を 与えないものの、HFETの高周波特性を劣化させる。 電子が走行するチャネル層直下の障壁としてAlxGa 1-x N層 (O<X<1) が設けられている場合に上述の ような状況が起こり得、HFETを高周波デバイスとし て用いる場合には、非チャネル電子を消滅させることに より、高周波特性を向上させる必要がある。本発明は、 このような課題を解決するためのものであり、従来のG aN系デバイスよりも高温動作特性・高耐圧動作特性を 向上させた半導体装置 (FETおよびHFET) を提供 することを目的とする。また、従来よりも高周波特性の 優れた半導体装置 (HFET) を提供することをその他 の目的とする.

[0004]

【課題を解決するための手段】このような目的を達成す るために、本発明に係る半導体装置は、半導体基板と、 この半導体基板上に形成された窒化物半導体のバッファ 層と、このバッファ層よりも上層に形成された窒化物半 導体のチャネル層とを備え、前記チャネル層は、Alx Gai-IN層(O<X<1)によって形成されている。 このような構成により本発明は、従来のGaNよりもバ り、チャネル層における結晶結合力が大きくなり、高温 動作特性・高耐圧動作特性を特に向上させることができ る。これは窒化物半導体を用いたFETまたはHFET における高温・高耐圧動作は、半導体材料の大きな結合 力によりもたらされ、一般的に結晶結合力とバンドギャ ップとの間には正の相関があり、バンドギャップの大き な半導体ほど大きな結晶結合力を持つことから、高温動 作特性・高耐圧動作特性を向上させることができること による.

テロ構造電界効果トランジスタ(Heterostructure Fiel 50 【0005】また、本発明はその他の態様として以下に

示す構成を含むものである。すなわち、前記チャネル層 上に形成されたソース電極、ゲート電極およびドレイン 電極を備え、電界効果トランジスタを構成している。こ のように構成することにより本発明は、従来よりも高温 動作特性・高耐圧動作特性を特に向上させた電界効果ト ランジスタを実現できる。また、前記チャネル層上に形 成された窒化物半導体の障壁層と、この障壁層上に形成 されたソース電極、ゲート電極およびドレイン電極とを 備え、ヘテロ構造電界効果トランジスタを構成してい る。このように構成することにより本発明は、従来より 10 も高温動作特性・高耐圧動作特性を特に向上させたヘテ ロ構造電界効果トランジスタを実現できる。また、前記 バッファ層の上に形成されたGaN層を備える。このよ うに構成することにより本発明は、このGaN層上に形 成される層 (チャネル層等) の結晶性を向上させること ができる.

【0006】さらに、半導体基板と、この半導体基板上 に形成された窒化物半導体のバッファ層と、このバッフ ァ層よりも上層に形成された窒化物半導体のチャネル層 と、このチャネル層直下に形成されたAlxiGai-xiN 20 (O<X1<1)の第1の障壁層と、前記チャネル層直 上に形成されたA l x2 G a 1-x2 N (0 < X 2 < 1) の第 2の障壁層と、この第2の障壁層上に形成されたソース 電極、ゲート電極およびドレイン電極とを備え、前記第 1の障壁層のA 1 組成X 1 には、この第1の障壁層直下 の層構造とA1組成不連続を起こさないように、深さ方*

* 向に減少する傾斜が施されている。このように構成する ことにより本発明は、チャネル層の直下に設けられたA luGai-xN層(O<X<1)に副次的電子層が発生す ることを防止することができ、HFETの高周波特性を 特に向上できる。なお、前記チャネル層は、GaN、I nrGai-rN (0<Y≤1)、またはAlzGai-zN (0<Z≤1, Z< X1, Z<X2)の何れかで形成 されていてもよい。また、前記半導体基板は、SiC基 板、サファイア基板またはGaN基板であってもよい。 [0007]

【発明の実施の形態】次に、本発明の一つの実施の形態 (層構造) について説明する。本発明においては、従来 のGaN系材料よりもバンドギャップの大きな材料でチ ャネル層を形成することにより、高温動作特性・高耐圧 動作特性を向上させる。例えばこのような条件を満たす 材料として、AlaGai-aN(O<X<1)を用いると

【0008】 ここで、AlaGai-aN (0<X<1)の バンドギャップについて説明する。GaNのバンドギャ ップEg (GaN) の大きさが3.4、AlGaNのバ ンドギャップEg(AIN)の大きさが6.2であるこ とから(参考: Eg(InN) = 2. 2eV < Eg(G aN))、AlaGai-aN(O<X<1)のバンドギャ ップEg(AlaGai-aN)は、これらEg(GaN) およびEg(AIN)を用いた次式で与えられ、 [0009]

 $Eg(AlaGa_{1-x}N) = XEg(AlN) + (1-X)Eg(GaN)$ =3.4+2.8X [eV] (0<X<1)

【0010】となる。したがって、AlGaNはGaN り大きく、GaNを上回る高温・高耐圧動作が可能とな

【0011】なお、以上の讃論はGaAs系においても 同様であるが、AIGaAsはGaAsに比べて電子移 動度が著しく低下するため、高周波デバイスのチャネル 材料として適当でない。それに対して、GaN系におい てA1GaNの電子移動度は、GaNの電子移動度に比 べて低下するものの許容範囲内(5~6 割程度以上の移 動度) の高い値である。ちなみに、本願発明者らによっ して、それぞれ350および170cm2/Vsが観測 されている。そのため、AIGaNをチャネル材料とし て用いることにより、GaAs系を用いた場合よりも高 温・高耐圧動作が可能なデバイスを実現することができ る。また、GaN系においてはGaAs系よりも強い結 晶結合力が得られ、バンドギャップが大きくなり、耐振 動特性および耐放射特性も向上する。

【0012】次に、本発明の具体的な適用例について説 明する。図1は、本発明を適用したFETを示す断面図 である。同図に示すように、SiC基板1上にAlmG※50 上に中間層としてGaN層5が形成され、その上にAl

※a1-x0 Nバッファ層2が形成され、その上にA 1x1 Ga に比べて大きなバンドギャップを持ち、結晶結合力もよ 30 1-x1 Nチャネル層 3 が形成され、その上にソース電極 1 0、ゲート電極11およびドレイン電極12が形成さ れ、これらによりFETが構成されている。なお、O< X0≤1, 0<X1<1である.

【0013】図2は、本発明を適用したHFETを示す 断面図である。同図に示すように、SiC基板1上にA 1xoGa1-xoNバッファ層2が形成され、その上にA1 xt Gat-xt Nチャネル層3が形成され、その上にAlzz Gai-I2N障壁層4が形成され、その上にソース電極1 0、ゲート電極11およびドレイン電極12が形成さ て、GaNおよびAlo.1Gao.9Nの室温電子移動度と 40 れ、これらによりHFETが構成されている。なお、O <X0≦1,0<X1<X2<1である。本橋遺におい ては、デバイス動作に寄与する電子はAlzzGai-zzN 障壁層4とAlxiGa1-xiNチャネル層3との界面近傍 のチャネル領域に集中的に存在する。

> 【0014】また、図1、2に示した構造に中間層を付 加することにより、チャネル層等の結晶性を向上させる ことができる。 図3は、図1の構造に中間層としてGa N層を設けた例を示す。同図に示すように、SiC基板 1上にAlxoGa1-xoNバッファ層2が形成され、その

11Ga1-11Nチャネル層3が形成され、その上にソース 電極10.ゲート電極11およびドレイン電極12が形 成され、これらによりFETが構成されている。なお、 0<X0≤1, 0<X1<1である.

【0015】図4は、図2の構造に中間層としてGaN 層を設けた例を示す。 同図に示すように、SiC基板1 上にAlzoGa1-zoNバッファ層2が形成され、その上 に中間層としてGaN層5が形成され、その上にAlm Gai-xi Nチャネル層3が形成され、その上にAlxiG a1-x1 N障壁層4が形成され、その上にソース電極1 0、ゲート電極11およびドレイン電極12が形成さ れ、これらによりFETが構成されている。なお、O< X0≤1, 0<X1<X2<1である.

【0016】ところで、上述したように図2および図4 に示す窒化物半導体を用いたヘテロ構造電界効果トラン ジスタ(HFET)においては、ヘテロ界面に特有の正 または負の分極電荷が発生する。HFETがチャネル電 子の形成されるヘテロ界面以外にもヘテロ界面を有し、 このヘテロ界面が正の分極電荷を誘起する場合には、こ のヘテロ界面に電子が引きつけられ、チャネル電子層以 20 る。 外にも電子層が形成される。このような非チャネル電子 の存在は、HFETの低周波動作に影響を与えないもの の、HFETの高周波特性を劣化させる。電子が走行す るチャネル層直下の障壁としてAlxGai-xN層(O< X<1)が設けられている場合は、上述のような状況が 起こり得る。そこで、HFETを高周波デバイスとして 用いる場合には、非チャネル電子を消滅させることによ り、高周波特性を向上させることができる。

【0017】図5は、電子が走行するチャネル層の直下 にAlaGal-aN層(O<X<1)が設けられたHFE 30 Tを示す。同図に示すように、SiC基板101上にA 1xoGa1-xoNバッファ層102が形成され、その上に 中間層としてGaN層105が形成され、その上にAl x1Ga1-x1N障壁層106が形成され、その上にGaN チャネル層103が形成され、その上にA1x2Ga1-x2 N障壁層104が形成され、その上にソース電極11 0、ゲート電極111およびドレイン電極112が形成 されている。なお、0<X0≦1,0<X1<X2< 1. X1:一定である。

【0018】この構造は特願平10-56529号に開 40 示されているものであり、電子が走行するGaNチャネ ル層の直下にAlaGai-aN層(O<X<1)を設けた ダブルヘテロ構造を用いることにより、チャネル内の2 次元電子ガスの分布幅が縮小されてアスペクト比が向上 し、相互コンダクタンス (gm)を増大させることがで

【0019】図6は、図5の層構造におけるチャネル・ ボテンシャル構造を2次元電子の分布とともに示したも のであり、チャネル電子以外に副次的な2次元電子層が 形成されている。この副次的な電子層の存在は、HFE 50 の場合、Alュ₀Gaュ-ュ₀Nバッファ層2におけるAl組

Tの低周波動作に影響しないが、高周波特性の劣化原因 となっている。そこで、以下に示す工夫により上述の副 次的な電子層の発生を防ぐ。

【0020】図7は、図5の構造に本発明を適用した層 構造である。 同図に示すように、SiC基板1上にAl xoGa1-xoNバッファ層2が形成され、その上に中間層 としてGaN層5が形成され、その上にAlmGai-m N障壁層6が形成され、その上にGaNチャネル層3が 形成され、その上にA l 112 G a 1-12 N 障壁層 4 が形成さ 10 れ、その上にソース電極10、ゲート電極11およびド レイン電極12が形成されている。 なお、0<X0≦ 1,0<X1<X2<1,X1:傾斜,0<XA<1, XBはほぼ0(XB<0.05)である。

【0021】本構造においては、電子が走行するGaN チャネル層の直下のAlzGa1-zN層がAlzGa1-zN 層直下のGaN層とAI組成不連続を起こさないよう に、AlaGai-aN層のAl組成Xに深さ方向に減少す る傾斜を施し、GaN層とX=0で接続されている。傾 斜の付け方は、例えば図8に示すようなものが考えられ

[0022]図8(a)~(f)は、AliGai-iN層 のAI組成Xに施す深さ方向に減少する傾斜を示す。こ れらの図に示すように、A 1 組成X 1の分布のさせ方に は種々のバリエーションがある。少なくとも電子が走行 するGaNチャネル層の直下のAlxGal-xN層がAl xGa1-xN層直下のGaN層とAl組成不連続を起こさ ないように、AlaGai-aN層のAl組成Xに深さ方向 に減少する傾斜を施してやればよい。ただし、A 1 組成 X1の分布が不連続な箇所においては、そのギャップA Xが∆X≦0.05となるようにする必要がある。な お、このような傾斜はAlaGai-aN層を気相成長させ る際に、Alを含むソースガスの供給を調整することに よって容易に実施される.

【0023】図9は、図7において図8のA1組成変化 を用いた場合のチャネル・ボテンシャル構造を2次元電 子の分布とともに示す。チャネル電子の存在するヘテロ 界面以外にはポテンシャル・プロファイルの不連続とそ れに伴う分極電荷の発生および電子の発生が消滅する結 果、チャネル電子のみが存在し、図に示すような副次的 な2次元電子層の形成が解消されている様子が示されて いる。このように本発明によってHFETの高周波特性 を向上させることができる。なお、GaNチャネル層を InyGai-yNチャネル層(O<Y≤1)に置き換え、 またAlzGa1-zNチャネル層(O<Z≤1, Z<X 1. Z<X2)と置き換えても上記同様の効果が得られ

【0024】以上においては、基板材料としてSiCを 用いたが、本発明はこれに限られるものではない。例え ばサファイア基板またはGaN基板を用いてもよい。そ 7

成X0を0≤X0≤1にする必要がある。 【0025】

【発明の効果】以上説明したとおり本発明は、窒化物半 等体を用いたFETまたはHFETの高温動作における 信頼性の向上、耐熱性の向上、耐圧の増加を実現するこ とができる。また、耐振動特性および耐放射線特性の向 上も実現できる。さらに、チャネル層の直下に設けられ たAlaGai-IN層(0<X<1)に副次的電子層が発 生することを防止することができ、HFETの高周波特 性を向上できる。

【図面の簡単な説明】

【図1】 本発明の一つの実施の形態 (FET)を示す 断面図である。

【図2】 本発明のその他の形態(HFET)を示す 断面図である。

【図3】 図1の構成にGaN層付加した様子を示す断面図である。

【図4】 図2の構成にGaN層付加した様子を示す断面図である。

【図5】 特願平に開示されている断面図である。

【図6】 図5におけるチャネル・ボテンシャル構造を示す説明図である。


【図7】 本発明のその他の形態(HFET)を示す断面図である。

【図8】 図7におけるA I 組成の傾斜例を示す説明図である。


10 【図9】 図7におけるチャネル・ボテンシャル構造を示す説明図である。

【符号の説明】

1…Si C基板、2…A l10Ga1-10Nバッファ層、3 …A l11Ga1-11Nチャネル層、4…A l12Ga1-12N 障壁層、5…Ga N層、10…ソース電極10、11… ゲート電極、12…ドレイン電極。




(図4)





0<X0≤1. 0<X1<X2<1


【図5】




0<X0≦1, 0<X1<1 X1:一定











(1) Al_{es}Ga_{t-es} N字壁層

(4)GaR居

(1)GaNチャネル層

(5) Al_Ga₁₋₁₃ Nパッファー層

(3) AL_{II}Ga_{i-II} N陣健屋(X1:傾斜,0<XA<1,XB≈0(XB<0.05))

 $0 < x 0 \le 1$, 0 < x 1 < 1, 0 < x 2 < 1